XCV1000-4BGG560C- Virtex XILINX FPGA IC XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV1000

Famílias XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV1000 XCV800 CI XCV1000-4BGG560 obsoleto da série XILINX FPGA de Virtex

Montagem de superfície obsoleta FPGA CI das famílias CI XCV1000-4BGG560C da série XILINX FPGA de Virtex

XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV600 XCV800 XCV1000

Características:

Rapidamente, disposições de porta programáveis do campo do alto densidade - densidades de 50k às portas do sistema de 1M - desempenho do sistema até 200 megahertz - PCI 66-MHz complacente - Quente-swappable para o PCI compacto • as relações de SelectIO™ do Multi-padrão - 16 padrões de relação de capacidade elevada - conectam diretamente aos dispositivos de ZBTRAM • Circuitos incorporados da pulso de disparo-gestão - quatro dedicou laços atraso-fechados (DLLs) para controle avançado do pulso de disparo - quatro redes globais da distribuição de pulso de disparo do baixo-enviesamento preliminar, mais 24 redes secundárias do pulso de disparo local • O sistema de memória hierárquico - LUTs configurável como RAM de 16 bits, RAM de 32 bits, RAM duplo-movido de 16 bits, ou o registro de deslocamento de 16 bits - 4k-bit duplo-movido síncrono configurável força - relações rápidas às ram de capacidade elevada externos • Arquitetura flexível que equilibra a velocidade e a densidade - dedicadas leve a lógica para a aritmética de alta velocidade - o apoio dedicado do multiplicador - corrente da cascata para funções da largo-entrada - registros/travas abundantes com pulso de disparo para permitir, e grupo duplo e restauração síncronos/assíncronos - transporte por ônibus interno de 3 estados - lógica da limite-varredura de IEEE 1149,1 - diodo do sensor da Dado-temperatura • Suportado por FPGA Foundation™ e pelos sistemas de desenvolvimento de Alliance - apoio completo para bibliotecas unificadas, macro relacionalmente colocados, e gerente do projeto - vasta seleção de plataformas do PC e da estação de trabalho • configuração SRAM-baseada do em-sistema - re-programmability ilimitado - quatro modos de programação • 0,22 μm processo do metal de 5 camadas • a fábrica 100% testou.

Especificação:

Folha de dados programável das famílias de FPGA das disposições de porta do campo de XILINX Virtex™ 2,5 V (algum produto é obsoleto/sob a obsolência, bem-vinda nos contactar por ic@icschip.com para mais informação)

Introdução:

Descrição:

A família de Virtex FPGA entrega soluções programáveis de capacidade elevada, de alta capacidade da lógica. Aumentos acentuados no resultado da eficiência do silicone de aperfeiçoar a arquitetura nova para a eficiência da lugar-e-rota e de explorar 5 um processo agressivo do CMOS do μm do camada-metal 0,22. Estes avanços fazem Virtex FPGAs alternativas poderosas e flexíveis às disposições de porta máscara-programadas. A família de Virtex compreende os nove membros mostrados na tabela 1. que constrói na experiência ganhada das gerações precedentes de FPGAs, a família de Virtex representa uma etapa revolucionária para a frente no projeto programável da lógica. Combinando uma grande variedade de características de sistema programáveis, uma hierarquia rica de rápidos, recursos flexíveis da interconexão, e de tecnologia de processamento avançada, a família de Virtex entrega uma solução programável de alta velocidade e de alta capacidade da lógica que aumente a flexibilidade do projeto ao reduzir o tempo-à-mercado.

O Spartan® e as famílias do Espartano-XL FPGA são uma solução de FPGA da produção do volume alto que entregue todas as exigências chaves para a substituição de ASIC até 40.000 portas. Estas exigências incluem o elevado desempenho, a em-microplaqueta RAM, as soluções do núcleo e os preços que, no volume alto, a aproximação e é em muitos casos equivalente mascarar dispositivos programados de ASIC. Aerodinamizando o grupo espartano da característica da série, as tecnologias de processamento avançadas leveraging e centrar-se sobre a gestão custada total, a série espartano entrega as características chaves exigidas por ASIC e por outros usuários da lógica do volume alto ao evitar o preço inicial, os ciclos de desenvolvimento longos e o risco inerente de ASICs convencional. O espartano e as famílias Espartano-XL na série espartano têm dez membros, segundo as indicações da tabela 1. espartano/XL FPGA caracterizam a nota: Os dispositivos espartanos da série descritos nesta folha de dados incluem a família 5V espartano e a família de 3.3V Espartano-XL. Veja as folhas de dados separados para uns membros mais avançados para Spartan Series. • Primeira substituição FPGA de ASIC para a produção do volume alto com em-microplaqueta RAM • Pilhas até 1862 da lógica da densidade ou 40.000 portas do sistema • Grupo aerodinamizado da característica baseado na arquitetura XC4000 • Desempenho do sistema além de 80 megahertz • O grupo largo de AllianceCORE e de LogiCORE™ predefiniu as soluções disponíveis • Reprogrammability ilimitado • Baixo custo.

Características niveladas do sistema - disponíveis versões em 5V e em 3.3V - memória de SelectRAM™ da Em-microplaqueta - inteiramente PCI complacente - capacidade completa do readback para a verificação de programa e o observability interno do nó - dedicou de alta velocidade levam a lógica - capacidade interna do ônibus de 3 estados - oito redes globais do pulso de disparo ou do sinal do baixo-enviesamento - lógica compatível da varredura do limite de IEEE 1149,1 - ponto baixo custe os pacotes plásticos disponíveis em todas as densidades - compatibilidade da pegada em pacotes comuns • Apoiado inteiramente pelo sistema de desenvolvimento poderoso dos clássicos de Xilinx ISE® - mapeamento totalmente automático, colocação e distribuição de características adicionais da família Espartano-XL • fonte 3.3V para a baixa potência com 5V I/Os tolerante • Do poder entrada para baixo • Desempenho mais alto • Mais rápido leve a lógica • Rede de alta velocidade mais flexível do pulso de disparo • Capacidade da trava em blocos configuráveis da lógica • Trava rápida entrada da captação • Gerador de função opcional de MUX ou de entrada 2 em saídas • 12 24 da saída do miliampère movimentações do miliampère ou • PCI 5V e 3.3V complacente • Varredura aumentada do limite • Configuração expressa do modo

A família de Spartan®-3A de disposições de porta Campo-programáveis (FPGAs) resolve os desafios na maioria de volume alto, custo-sensível, aplicações eletrônicas do projeto de I/O-intensive. A família do cinco-membro oferece as densidades que variam de 50.000 a 1,4 milhão portas do sistema, segundo as indicações da tabela 1. Os Spartan-3A FPGAs são parte da família prolongada de Spartan-3A, que igualmente incluem o Spartan-3AN permanente e a densidade mais alta Spartan-3A DSP FPGAs. A família de Spartan-3A constrói no sucesso das famílias mais adiantadas de Spartan-3E e de Spartan-3 FPGA. As características novas melhoram o desempenho do sistema e reduzem o custo da configuração. Estes realces da família de Spartan-3A, combinados com a tecnologia de processamento provada de 90 nanômetro, entregam mais funcionalidade e largura de banda pelo dólar do que nunca antes, ajustando o padrão novo na indústria programável da lógica. Devido a seu excepcionalmente baixo custo, Spartan-3A FPGAs são seridos idealmente a uma vasta gama de aplicações dos produtos eletrónicos de consumo, incluindo o acesso, trabalhos em rede da casa, a exposição/projeção, e o equipamento de televisão digital de faixa larga. A família de Spartan-3A é uma alternativa superior a mascarar programou ASICs. FPGAs evita o preço inicial alto, os ciclos de desenvolvimento longos, e a + inerente de ASICs convencional, e de elevações do projeto do campo da licença.

Características:

• Custo muito baixo, solução de capacidade elevada da lógica para o volume alto, aplicações conscientes dos custos

• a fonte da Duplo-escala VCCAUX simplifica o projeto 3.3V-only

• Suspenda, hibernar modos para reduzir o poder do sistema

• Multi-tensão, pinos da relação de SelectIO™ do multi-padrão

• Até 502 pinos do I/O ou 227 pares do sinal diferencial

• LVCMOS, LVTTL, HSTL, e SSTL único-terminaram o I/O

• sinalização 3.3V, 2.5V, 1.8V, 1.5V, e 1.2V

• Movimentação selecionável da saída, até 24 miliampères pelo pino

• O padrão de QUIETIO reduz o ruído de comutação do I/O

• 3.3V compatibilidade completa do ± 10% e conformidade quente da troca.

• Taxa de transferência de dados de 640+ Mb/s pelo I/O diferencial

• LVDS, RSDS, mini-LVDS, I/O diferencial de HSTL/SSTL com os resistores diferenciais integrados da terminação

• Apoio dobro aumentado da taxa de dados (RDA)

• Apoio de DDR/DDR2 SDRAM até 400 Mb/s

• 32-/64-bit inteiramente complacente, 33/66 de PCI® de megahertz de apoio de tecnologia

• Recursos abundantes, flexíveis da lógica • As densidades até 25.344 pilhas da lógica, incluindo o registro de deslocamento opcional ou distribuíram o apoio de RAM

• Multiplexers largos eficientes, lógica larga

• Anticipar rápido leva a lógica

• 18 x 18 multiplicadores aumentados com encanamento opcional

• Programação de IEEE 1149.1/1532 JTAG/para eliminar erros do porto

• Arquitetura hierárquica da memória de SelectRAM™

• Até 576 Kbits do bloco rápido RAM com byte escrevem permitem para aplicações do processador

• Até 176 Kbits de RAM distribuído eficiente

• Até oito gerentes de pulso de disparo de Digitas (DCMs)

• Eliminação enviesada do pulso de disparo (laço fechado do atraso)

• Síntese da frequência, multiplicação, divisão

• Deslocador de alta resolução

• Escala de frequência larga (5 megahertz a mais de 320 megahertz)

• Oito redes globais do pulso de disparo do baixo-enviesamento, oito pulsos de disparo adicionais pelo meio dispositivo, mais o roteamento abundante do baixo-enviesamento

• Relação da configuração aos bailes de finalistas do padrão do setor

• Barato, BAILE DE FINALISTAS instantâneo de série de SPI da espaço-economia

• paralela de x8 ou de x8/x16 BPI NEM BAILE DE FINALISTAS instantâneo

• Flash barato da plataforma de Xilinx® com JTAG

• Identificador original do ADN do dispositivo para a autenticação do projeto

• Bitstreams múltiplos da carga sob o controle de FPGA

• verificação do centro de detecção e de controlo da Cargo-configuração

• Apoio do software básico do desenvolvimento completo de Xilinx ISE® e de WebPACK™ mais o jogo do acionador de partida de Spartan-3A

• O  de MicroBlaze™ e de PicoBlaze encaixou processadores

• QFP barato e BGA que empacotam, opções Pb-livres

• As pegadas comuns apoiam a migração fácil da densidade

• Compatível com Spartan-3AN seleto FPGAs permanente

• Compatível com densidade mais alta Spartan-3A DSP FPGAs

• Versão automotivo do XA disponível

Produtos relacionados:

Spartan-3A FPGA Estado

XC3S50A Produção

XC3S200A Produção

XC3S400A Produção

XC3S700A Produção

XC3S1400A Produção

XC3S50A – 4 anúncio publicitário fino mesmo do bloco liso do quadrilátero do pino do desempenho VQ100/VQG100 100 do padrão (VQFP) C (0°C a 85°C)

XC3S200A – 5 bloco liso do quadrilátero fino do pino do elevado desempenho (único comercial) TQ144/TQG144 144 (TQFP) I industrial (– 40°C 100°C) à disposição fina da grade da bola do Fino-passo da bola de XC3S400A FT256/FTG256 256 (FTBGA)

Disposição da grade da bola do Fino-passo da bola de XC3S700A FG320/FGG320 320 (FBGA)

Disposição da grade da bola do Fino-passo da bola de XC3S1400A FG400/FGG400 400 (FBGA)

Disposição da grade da bola do Fino-passo da bola de XC3S1400A FG484/FGG484 484 (FBGA)

Disposição da grade da bola do Fino-passo da bola de XC3S1400A FG676 FGG676 676 (FBGA)

XC3S 50(2) 50K 1.728 16 12 192 12K 72K 4 2 124 56

XC3S 200(2) 200K 4.320 24 20 480 30K 216K 12 4 173 76

XC3S 400(2) 400K 8.064 32 28 896 56K 288K 16 4 264 116

XC3S 1000(2) 1M 17.280 48 40 1.920 120K 432K 24 4 391 175

XC3S1500 1.5M 29.952 64 52 3.328 208K 576K 32 4 487 221

XC3S2000 2M 46.080 80 64 5.120 320K 720K 40 4 565 270

XC3S4000 4M 62.208 96 72 6.912 432K 1,728K 96 4 633 300

XC3S5000 5M 74.880 104 80 8.320 520K 1,872K 104 4 633 300

Produtos relacionados nas séries XILINX espartano e Spartan-3: