XC2C512-10FGG324I XC2C512-10FT256I XC2C512-10FTG256I XC2C512-7FTG256I XC2C64A-7CPG56C XC2C64A-7CPG56I XC2C64A-7QFG48C XC2C64A-7QFG48I XC2C64A-7VQG100C XC2C64A-7VQG100I XC2C64A-7VQG44C

Novos e originais CIs FPGA XC2C512 XILINX em estoque

XC2C512-10FGG324I

XC2C512-10FT256I
XC2C512-10FTG256I
XC2C512-7FTG256I
XC2C64A-7CPG56C
XC2C64A-7CPG56I
XC2C64A-7QFG48C
XC2C64A-7QFG48I
XC2C64A-7VQG100C
XC2C64A-7VQG100I
XC2C64A-7VQG44C

Características:

• Solução lógica de baixo custo e alto desempenho para aplicações de alto volume e custo consciente

• Fonte VCCAUX de faixa dupla simplifica o design apenas 3,3V

• Os modos Suspender e Hibernar reduzem a energia do sistema

• Pinos de interface SelectIO™ multi-tensão e multi-padrão

• Até 502 pinos de E/S ou 227 pares de sinais diferenciais

• E/S LVCMOS, LVTTL, HSTL e SSTL de extremidade única

• Sinalização de 3,3V, 2,5V, 1,8V, 1,5V e 1,2V

• Acionamento de saída selecionável, até 24 mA por pino

• O padrão QUIETIO reduz o ruído de comutação de E/S

• Compatibilidade total de 3,3V ± 10% e conformidade com troca a quente.

• Taxa de transferência de dados de 640+ Mb/s por E/S diferencial

• E/S diferencial LVDS, RSDS, mini-LVDS, HSTL/SSTL com resistores de terminação diferencial integrados

• Suporte Enhanced Double Data Rate (DDR)

• Suporte DDR/DDR2 SDRAM de até 400 Mb/s

• Totalmente compatível com suporte à tecnologia PCI® de 32/64 bits, 33/66 MHz

• Recursos lógicos abundantes e flexíveis • Densidades de até 25.344 células lógicas, incluindo suporte opcional de registrador de deslocamento ou RAM distribuída

• Multiplexadores amplos eficientes, lógica ampla

• Lógica de carry look-ahead rápida

• Multiplicadores aprimorados de 18 x 18 com pipeline opcional

• Porta de programação/depuração JTAG IEEE 1149.1/1532

• Arquitetura de memória Hierarchical SelectRAM™

• Até 576 Kbits de RAM de bloco rápido com habilitadores de gravação por byte para aplicações de processador

• Até 176 Kbits de RAM distribuída eficiente

• Até oito Digital Clock Managers (DCMs)

• Eliminação de distorção de clock (loop de fase travada)

• Síntese de frequência, multiplicação, divisão

• Deslocamento de fase de alta resolução

• Ampla faixa de frequência (5 MHz a mais de 320 MHz)

• Oito redes de clock globais de baixa distorção, oito clocks adicionais por metade do dispositivo, além de roteamento abundante de baixa distorção

• Interface de configuração para PROMs padrão da indústria

• PROM Flash serial SPI de baixo custo e economia de espaço

• PROM Flash NOR paralela x8 ou x8/x16 BPI

• Xilinx® Platform Flash de baixo custo com JTAG

• Identificador exclusivo de DNA do dispositivo para autenticação de design

• Carregar vários fluxos de bits sob controle FPGA

• Verificação CRC pós-configuração

• Suporte completo de software do sistema de desenvolvimento Xilinx ISE® e WebPACK™, além do Kit de Inicialização Spartan-3A

• Processadores embarcados MicroBlaze™ e PicoBlaze

• Embalagem QFP e BGA de baixo custo, opções sem chumbo

• Pegadas comuns suportam fácil migração de densidade

• Compatível com FPGAs não voláteis Spartan-3AN selecionados

• Compatível com FPGAs DSP Spartan-3A de maior densidade

• Versão automotiva XA disponível

Para mais informações sobre a disponibilidade em estoque da família Spartan-3A FPGA, sinta-se à vontade para enviar um e-mail: sales@icschip.com